Normal view MARC view ISBD view

Formal sequential equivalence checking of digital systems by symbolic simulation / Gerd Ritter

Publication :Grenoble : Université Joseph Fourier, 2001Description : III-156 p. : Ill. ; 30 cmThèse : .Sujet : BINARY DECISION DIAGRAM ;TEMPS REEL ;Preuve de programme
Current location Call number Status Date due Barcode
Centre de recherche en informatique
01 RIT Sur demande CRI05017D

Bibliogr. p. 141-152

Th. doct. Ingénierie informatique Darmstadt university of technology / Université Joseph Fourier, Grenoble 1 2001

Powered by Koha